Аналитический метод описания логических схем во времени при подаче на их входы сигналов, изменяющих во времени свои значения, учитывает наличие задержек у элементов [328]. Значение сигнала в любой момент времени определяется как функция переключения, аргументами которой являются четвертичные значения набора сигнала, взятые в тот же момент времени. Задержки элементов учитываются в функции переключения с помощью операторов задержки. Функции переключения могут быть использованы для анализа поведения логических схем во времени с целью описания состязаний сигналов. По функции переключения схемы могут быть определены тестовые последовательности входных сигналов, необходимые для проверки задержек цепей схем.
Метод временной разреженности схем рассматривался в [144, 205]. Термин "временная разреженность" отражает тот существенный факт, что не все подсхемы работают одновременно. Обычно только от 0,01 до 10% логических вентилей [205, 213, 214] достаточно большой схемы активны в один и тот же момент времени.