Определение вероятности сбоя цифровых ЭС на этапе проектирования конструктивов затруднительно из-за невозможности перебора всех комбинаций сигналов, обусловливающих суммарную помеху, а также из-за многообразия конфигураций и разброса параметров логических элементов и межсоединений.
Одно из наиболее перспективных решений проблемы испытаний СБИС – это разработка тестируемых схем: применение методов, процедур и правил проектирования, обеспечивающих получение таких схем, которые существенно легче испытывать [130, 403]. Разработка тестируемых схем сопряжена с применением дополнительных встроенных испытательных блоков. Вопрос заключается в том, какое именно количество тестируемых средств требуется для каждой конкретной СБИС. Разработка тестируемых средств требует дополнительных затрат, и данный подход эффективен при относительно небольшом количестве дополнительных схем.