Электрические макромодели элементов

Благодаря использованию явных методов, имеющих малую трудоемкость вычислений на шаге, удается без снижения точности в 3 – 10 раз уменьшить время анализа цепей, описываемых системами 50 – 100 уравнений, по сравнению с алгоритмами неявного интегрирования. При дальнейшем увеличении сложности цепи выигрыш по затратам времени ЭВМ продолжает расти, так как для явных методов характерна линейная зависимость трудоемкости от размерности системы.
Однако адаптивный алгоритм целесообразно использовать для анализа цепей с одним типом реактивностей и требуется специальная модификация метода анализа цепи.
Для сокращения машинных затрат при анализе одного многозвенного межсоединения возможно использование метода разбиения на подсхемы [109]. Электрическая схема проводника разбивается на k подсхем одинаковой структуры, в подсхемах вводятся фиктивные источники, согласующие подсхемы между собой, затем проводится раздельный анализ подсхем.
Моделирование в межсоединениях (длина до 5 мм) интегральных схем на основе арсенида галлия (tфр=0,1 нс) задержек сигналов и перекрестных помех с помощью моделей из сосредоточенных собственных и взаимных емкостей межсоединений дает погрешность 15% по задержкам и 27% по перекрестным помехам [152].
При анализе на ЭВМ задержек сигналов в межсоединениях БИС следует учитывать распределенные свойства поликремниевых резистивных проводников. Для получения достаточно точной модели проводника число звеньев должно быть не менее 8 – 10 [352]. В то же время анализ многозвенной структуры требует значительных затрат ресурсов ЭВМ, поскольку:
1) возрастает размерность анализируемой эквивалентной цепи;
2) математическая модель цепи становится плохо обусловленной, так как увеличивается разброс характерных времен звеньев межсоединения.
Возможно проведение моделирования плоской распределенной RC-cтруктуры или межсоединения печатной платы методом конечных элементов с разбиением проводника по длине и ширине на несколько элементов [136, 137, 399, 429]. Данный подход эффективен по точности при соизмеримых геометрических параметрах (длина, ширина) межсоединений и существенно повышает размерность задачи.
В работе [164] показано, что известные классы моделей, как электрические, эквивалентные, энергетические схемы и другие, можно свести к двум классам моделей потоковые и сигнальные. Предложена структура интегрированного языка моделирования, учитывающая взаимообусловленность процессов различной физической природы объектов проектирования и обеспечивающая возможность специалистам использовать привычные для них способы декомпозиции и представления моделей объектов. Методы и алгоритмы формирования математической модели учитывают особенности предложенной структуры модели и позволяют получать единую математическую модель из фрагментов в виде потоковой, сигнальной и структурной схем.
В результате решения конкретных задач [164] установлено, что использование интегрированного языка моделирования формализованных схем позволяет сократить количество элементов в моделях в среднем в 2,5 раза, соответственно уменьшается трудоемкость построения моделей объектов проектирования и их размерность.
Анализ компактных методов хранения и обработки разреженных матриц, содержащих информацию о модели представления предметной области, проведен в работе [60]. Рассматриваются следующие схемы хранения схема Кнута и ее модификации, строчный (столбцовый) фиксированный формат и его модификации, строчно-столбцовый фиксированный формат, индексные структурные и адресные матрицы. На основании проведенной сравнительной оценки указанных схем по двум основным критериям эффективности вычислительным затратам и размеру памяти, требуемого для хранения схемы – установлено, что оптимальным вариантом с точки зрения компромисса “время – память” следует считать использование строчно-столбцового фиксированного формата.
На основе каркасной структуры САПР реализованы подсистемы “Частота” и “Статика” в среде визуального программирования Visual C++ как примера применения разработанной методики для САПР электронных схем [60]. Тестирование реализованных подсистем на основе обработки полной и разреженной матриц показало, что время анализа электронных схем при использовании технологии разреженных матриц уменьшается в десятки раз по сравнению с полной обработкой.

  • Написал Admin
  • Просмотров: 765

Наш опрос

Полезна ли Вам информация?
Да
Нет

Партнеры


Статьи
Реклама

Календарь

«    Май 2012    »
ПнВтСрЧтПтСбВс
 
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31